介绍DRAM缩放材料工程的突破

正如我在我的上一篇博文当前,对低成本、高密度DRAM的需求空前高涨,物理限制阻碍了DRAM的性能、功率、面积和成本(PPAC)。如果没有一个解决方案,我们在过去20年享受的DRAM容量的空前增长可能会大幅放缓,并放缓人工智能和高性能计算等领域的进展。

为了应对这一挑战,应用材料公司正与其DRAM客户合作开发材料工程解决方案,以创造新的方法来缩小尺寸,并提高性能和功率。今天我们宣布解决方案支持DRAM缩放的三个关键杠杆:用于单元阵列电容器的新硬掩模材料,用于互连布线的低k介电材料,以及在芯片外围逻辑中采用高k金属栅(HKMG)晶体管。

新的Draco™硬掩膜材料扩展DRAM电容缩放

DRAM缩放的常见方法是缩小电容器的直径,这导致纵横比增加以保持足够的表面积和充电。这对DRAM缩放提出了挑战,因为产生深电容器孔所需的蚀刻工艺威胁要超过充当模板的硬掩模材料的限制以确定每个汽缸放置的位置。随着高能量离子蚀刻孔,它们也在硬膜下消失。如果在完全形成电容器孔之前的硬掩模侵蚀,则该图案被破坏。使硬面膜更高也是有问题的,因为它导致更高的纵横比以及电容器孔中的蚀刻副产物的积累,这导致扭曲,弯曲,蚀刻和其他杀伤缺陷。

为了解决这一挑战,应用材料开发了一种新的硬掩模材料,比传统掩模更硬、密度更大。新德拉科™硬掩模增加了30%以上的刻蚀选择性,使掩模更短(见图1)。我们共同优化了Draco硬掩模材料,以配合Sym3®Y蚀刻系统在由规定监控的过程中®EBEM计量和检测系统,每小时可能需要近百万次的测量。该协同优化包括先进的RF脉冲,其在蚀刻和副产品去除之间交替以使得能够完全圆柱形,直的和均匀的图案化孔。这对于降低电容器形成的可变性至关重要,这是DRAM缩放中最大的挑战之一。此外,已经设计了Draco硬掩模以产生不粘在电容器缸的壁上的挥发性副产品材料,并且可以比传统的硬质面罩 - 即使在侵蚀性蚀刻条件下也可以更容易地移除。

图1:应用材料'Draco硬掩模将蚀刻选择性增加超过30%,这使得较短的掩模。


PROVision eBeam系统还能收集提供的大量数据可行的见解硬掩模均匀性是电容均匀性的关键。我们的解决方案为客户提供了50%的局部临界尺寸均匀性改进,并将桥接缺陷减少了100X,从而提高了产量(见图2)。

图2:Draco硬膜通过提高临界尺寸(CD)均匀性和减少桥缺陷,有助于提高DRAM产量。

另一个DRAM缩放杠杆与减小包括逻辑晶体管的外围电路区域和围绕DRAM单元阵列的互连布线。必须改进逻辑晶体管的性能以避免泄漏,而必须减小互连布线之间的距离以增加DRAM密度。应用材料正在帮助我们的客户为两者开发解决方案。

带上黑钻石®低k电介质到DRAM市场

互连线路中的每条金属线都被绝缘介质材料包围,以防止信号之间的干扰。电介质层变薄减少了DRAM芯片的尺寸,但也带来了新的技术挑战:电介质太薄,无法防止金属线中的电容耦合,从而导致信号相互干扰,从而导致更高的功耗、更慢的性能、增加的热量和可靠性风险。

常规方法为25岁的较好部分已经使用硅烷或四乙氧基硅烷(TEOS)氧化硅作为相邻金属导电线之间的介电绝缘体。应用认识到,这些氧化硅膜已经达到了它们的极限,并且该行业需要一种低电容介电材料,其允许DRAM导电线在不引起信号干扰的情况下将较近放在一起。

这促使我们使用应用软件的黑钻石进行探索®DRAM市场中的低k介电材料。Black Diamond是一种应用于高级逻辑的材料,用于解决类似的缩放挑战。黑金刚石介电材料使用碳作为掺杂剂,使更小、更紧凑的互连线能够以千兆赫的速度通过DRAM传输信号,同时降低电容、功耗和串扰。为了实现与客户工艺流程的无缝整合,低k材料还提供了优异的界面控制和对入厂层的粘附性。我们已经在与客户合作开发新版本的黑钻石,用于未来几代DRAM。

高k金属栅晶体管为DRAM带来PPAC改进

DRAM芯片的外围逻辑中的晶体管驱动输入 - 输出(I / O)操作,并且对于提供当今DDR5 DRAM中所需的性能至关重要。到目前为止,DRAM已经使用基于多晶硅氧化物的晶体管。这种类型的晶体管通过28nm节点对铸造逻辑客户失去了支持,因为栅极介质的极端细化允许电子泄漏,不利地影响功率和性能。逻辑制造商切换到高k金属栅极(HKMG)晶体管,其中多晶硅用金属栅极代替,电介质改变为氧化铪,该材料改善栅极电容,泄漏和性能。

为推动PPAC的持续改进,记忆体制造商现正引进HKMG在先进DRAM设计中的晶体管。从逻辑上讲,我们预计HKMG将越来越多地取代它多晶硅晶体管随着时间的推移。所应用的是帮助这种情况与我们在沉积和薄膜处理技术中的领导力方面实现这种情况。我们的潮卫星®Avenir™RFPVD系统已成为业界首选制造复杂的HKMG堆栈的解决方案,因为它允许真空处理相邻步骤。HKMG晶体管也受益于我们的外延沉积技术,如Centura®RP EPI以及薄膜处理,包括Radox™RTP,RADIACE®RTP和DPN用于微调晶体管特性以获得最佳性能。

总结

将新材料带入芯片制造,从不容易。他们需要进入现有的流程,并且必须与上游和下游步骤兼容。通过共同优化沉积和蚀刻之间的过程相互作用并结合我们独特的计量技术,我们正在加速研发学习周期,为客户提供更好,更快的结果。

应用的DRAM扩展解决方案是可能的,这得益于我们的投资组合的广度和深度,以及我们以独特和高度可行的方式结合这些技术的能力。它们也代表了应用程序公司PPACt剧本的另一个章节,通过新的建筑、3D结构、新颖材料和新的收缩方式以及异质设计和先进的封装,抵消了传统摩尔定律缩放速度的放缓。PPACt的新剧本将帮助DRAM设计师加速他们的产品路线图,并继续为更实惠、高性能内存的全球需求服务。

接收收件箱中的更新!

现在就订阅

想加入讨论吗?

添加新评论:*

你也可以填这个形式直接联系我们,我们会回复您。